Systeemisuunnittelu mikropiirilleLaajuus (5 op)
Opintojakson tunnus: IIE13200
Opintojakson perustiedot
- Laajuus
- 5 op
- Opetuskieli
- suomi
Osaamistavoitteet
Kurssilla suunnitellaan ohjelmoitava järjestelmä piirille. Piirille upotetaan prosessori, IP-lohko ja oma VHDL-lohko. Lohkojen tiedonsiirtoa varten ne yhdistetään väylällä. Kurssilla oppii ymmärtämään ja toteuttamaa monimutkaisen, täysin ohjelmoitavan, järjestelmän piirille. Työhön tarvittavat työkalut tulevat tutuiksi niitä käyttämällä.
Sisältö
- Upotettavan prosessorin ominaisuudet
- väylien rakenne, käyttö ja generointi.
- oman IP-lohkon luonti,
- järjestelmän rakentaminen lohkoista
- järjestelmän lataaminen piirille ja toiminna tarkistaminen.
Esitietovaatimukset
- VHDL-suunnittelu ja FPGA-piirin rakenne ja ominaisuude
Arviointikriteerit, tyydyttävä (1)
Kiitettävä (5) Opiskelija osaa rakentaa FPGA piirille täydellisen sulautetun järjestelmän IP-lohkoista.
Hyvä (3-4) Opiskelija osaa upottaa FPGA-piirille useita IP-lohkoja ja kytkeä ne yhteiseen väylään.
Tyydyttävä (1-2) Opiskelija osaa upottaa yksinkertaisen IP-lohkon FPGA-piirille.